לא, בתא זכרון מסוג sram 6T לא מתבצעת פגיעה בערך התא כאשר אתה מבצע קריאה לעומת זאת בDRAM 1T כן יש פגיעה בערך התא הסבר בשקופית 98 בעמוד 93 במצגת של זכרונות
Yosi Ben Naim0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 110
אני התכוונתי יענו 6T ולא 5T... (לא מצאתי זיכרון SRAM 6T)
כשמתכננים Power Distribution מה יעזור לנו נגד IR DROP?
מההרצאות ניתן לראות (הרצאה 6 עמוד 17) הדרכים לכתוב : nMOS access transistor
pMOS access transistor
transmission gate
differential nMOS Write
Alon Sabbah5 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 25
אכן זה כתוב שם אבל המטרה של השקופית הייתה להציג את כל האופציות לכתוב '1' ולמה כולן לא טובות ביחס לאופציה הרביעית שנקראית differential Nmos write המופיעה בתוך SRAM 6T Cell.
מוזר- כי במבנה זה- טרנז' M5- מופעל ע"י לוגיקה חיצונית ובדיוק תפקידו הוא למנוע זליגת הספק סטטי! הוא ממש אמר את זה בהרצאה.
גם אין בו משוב.
יש מצב הוא התכוון לCLOCKED SENSE AMP? כי שם יש גם משוב, גם VDD/2 ןגם הטרנז' הנמוך פתוח כל עוד CLK=1.
Shiray Kachlon1 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 1
בדיוק ראיתי את ההרצאה
הוא אמר שיש בו משוב שלילי (די הגיוני כי מדובר במגבר דיפרנציאלי), בנוסף יש שם ראי זרם שיכול לתפקד כמקור זרם
גם את הVDD הוא הסביר כשיטה להתמודד עם ההספק הדינמי
אבל העניין עם ההספק הסטאטי לא מובן גם לי ..
Ohad Reuveni0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 11
לדעתי עצם הזרמת הזרם לצורך ביצוע הפעולה היא פעולת המדידה בזבזנית, וההספק המבוזבז הזה נחשב סטטי כי הוא לא רגעי בפולס שעון