במערכת עם מעבדים/ליבות שמשתמשים בזיכרון משותף עם רכיב ניהול זיכרון אחד, כאשר נשתמש בכמות תהליכונים קבועה (ע"י thread pool או ע"י בניית תהליכונים בצורה "חכמה" - כל תהליכון עובד בסבבים לצביעת פיקסל-פיקסל), ההאצה תהיה פרופורציונאלית לכמות התהליכונים (כמות הליבות במערכת)