מהנדס ביצע Static Time Analyze, והתקבל שעמד בתנאי Hold אך לא בתנאי Setup. מה ניתן להגיד?
VLSI VLSI
מהנדס ביצע Static Time Analyze, והתקבל שעמד בתנאי Hold אך לא בתנאי Setup. מה ניתן להגיד?
1
| done | ||
מיין לפי
מוניטין: 445
tpd פרופורציונלי לRC וR פרופורציונלי ל V אז אם נגדיל את V נגדיל את הtpd ולכן נקטין את התדר וזה יסדר את האי שיוויון של Tsetup(הרצאה 7 עמוד 57)
* השאלה נוספה בתאריך: 14-07-2018