Lecture 7: Designing Sequential
Logic Circuits
page 14/89
All data paths are built using a pipeline of some sort, either to
eliminate races or to increase throughput(תפוקה)
DIBL-Drain Induced Barrier Lowering
Lecture 3 page 32/85
In short channels, the barrier of the channel is
essentially lowered, as the drain causes the energy
band to drop closer to the source.
Johnny Dekel0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 141
Lecture 3
DIBL- Drain Induced Barrier Lowering
depended on phi(t) =KT/q
page 45/85
GIDL - Gate Induced Drain Lowering
????
page 49/85
- Subthreshold current
temperature dependent
page 46/85
Gate Leakage
Non-dependent on temperature
page 48/85
Diode Leakage
Js doubles for every 9°C
page 50/85
Punchthrough
???
page 51/85
מסקנה : זרמי דיפוזיה מושפעים מטמפ׳ בעוד שזרמי סחיפה לא
זרם דיפוזיה - מעבר אלקטרונים בעקבות גרדיאנט ריכוזים
זרם סחיפה - מעבר אלקטרונים בעקבות שדה חשמלי
Amit Bernstein6 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 150
שקופית 74 בהרצאה על התופעות של הטרנזיסטור:
LDD, Implants, Retrograde Doping
הם פתרונות ל punchthrough
Johnny Dekel0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 141
Lecture 3 page 69/85
Punch-thorough - Drain and Source depletion regions “connect”
to each other deep underneath the channel.
solutions:
Halo Implants-p+ implants suppress the
source/drain depletion regions.
page 75
LDD- Lightly Doped Drains
Retrograde Doping
SOI-Silicon-On-Insulator
page 64
מה ניתן לעשות אם גילינו לאחר ייצור הצ'יפ ש T< tcq + tlogic+ tsu
Nir Gottfried-2 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 10
למה להקטין את תדר השעון?
Amit Biran-2 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 0
במה להגדיל את Vdd יעזור לי?
Omer Bonen6 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 50
ברגע שתגדיל את VDD ה-TPD של כל רכיב יקטן. למדנו ש: t_su= 3I+T ולכן ככה תקטין אותו.. באותו אופן תקטין את t_cq=T_3+I_6 ואז אולי תצליח לעמוד בזמן מחזור.
להקטין את תדר השעון זה להגדיל את זמן המחזור
התשובה הנכונה אומרת שfull custom design משפר ביצועים אבל התשובה שfull custom design מבטיח ביצועים טובים יותר מstandart cell לא נכונה. זה לא נוגד אחד את השני?
Amit Bernstein0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 150
למה punchthrough מושפע מטמפ'?
Yotam Schultz0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 1
לפי השחזור רוברט אמר שהזרם PUNCH גדל עם הטמפ. ומשהו על שכבות המחסור שגם מושפעות מהטמפ שמשפיע על הPUNCH
Amit Bernstein0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 150
כן זה נכון, הוא מושפע כי רוחב המחסור מושפע מטמפ'
Dor Livne3 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 445
זרמים שעוברים בgate לא מושפעים מהטמפרטורה
Johnny Dekel0 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 141
Lecture 3
DIBL- Drain Induced Barrier Lowering
depended on phi(t) =KT/q
page 45/85
GIDL - Gate Induced Drain Lowering
????
page 49/85
- Subthreshold current
temperature dependent
page 46/85
Gate Leakage
Non-dependent on temperature
page 48/85
Diode Leakage
Js doubles for every 9°C
page 50/85
Punchthrough
???
page 51/85
מסקנה : זרמי דיפוזיה מושפעים מטמפ׳ בעוד שזרמי סחיפה לא
זרם דיפוזיה - מעבר אלקטרונים בעקבות גרדיאנט ריכוזים
זרם סחיפה - מעבר אלקטרונים בעקבות שדה חשמלי
2 בלוקים זהים מייצגים קילו בייט זיכרון - 8000 ביט (2 בחזקת 13 =8192 ביט)
כל בלוק 4000 ביט (2 בחזקת 12 = 4096 ביט)
כל שורה בבלוק יש 64 ביט כלומר בשביל לייצג בלוק עם 4096 ביט
צריך 64 שורות .
Amit Bernstein4 נקודות ·
יותר מ-6 חודשים
( תגובות)
מוניטין: 150
"ניתן לייצר את הדיפוזיות בצורה שהשער משמש כמחסום עבור קרן האלקטרונים כך שהדיפוזיות נבנות בצורה סימטרית סביבו. כלומר, הדיפוזיות הן self-aligned."
הסבר של רוברט. גם דיפוזיות הן self aligned