VLSI

אני מניח ש channel depletion = channel depth (ככה הוא קרא לזה בהרצאה) שווה לשנות את זה

איך HOT CARRIER מעלה?, זה לא תלוי בסוג המטען (אלקטרונים/חורים)?

שתי התופעות יחד גם הpolysilicon depletion וגם channel DEpth גורמות לעלייה של הtox האפקטיבי ועל כן להקטנת Cox ועל כן להגדלת VT(זה לא קשור למה ששאלת איתן)

איתן ממה שראיתי שרשום בסיכום של ההרצאות של אדי, בPMOS זה מקטין את VT ובNMOS זה מגדיל את VT.

Lecture 3 DIBL-Drain Induced Barrier Lowering In short channels, the barrier of the channel is essentially lowered Page 32/85 RSCE- Reverse Short Channel Effect VT actually rises at channel lengths a bit higher than minimum... Page 34/85 Roll Off (Short Channel Effect) VT is reduced. Page 31/85 Hot Carrier Effects increase the threshold voltage. Page 30/85 (הנחות שלי -לא בהכרח נכונות) channel deplation כאשר נוצר איזור מחסור בתעלה זה בעיקבות מטען שנמשך לכיוון השער. המטען הזה יוצר קיבול Cdep ככל שהמטען יותר גדול כך הקיבול גדל מה שמגדיל לי את מתח הסף. Page 29/85 poly depth לפי ההסברים פה אם העומק משפיע על tox כלומר מגדיל אותו, אז קיבול Cox קטן, מה שמגדיל לי את מתח הסף שוב לפי Page 29/85

Lecture 3 עבור Vgs<Vt מוגדר Ids = lsub. בשביל להגדיל את הביטוי השלילי Vgs-Vt , נרצה להגדיל את Vgs . כלומר אנחנו מגדילים את מתח השער,מה שיגרום לזרם בטרנזיסטור (כל עוד Vgs<Vt יקרא זרם זליגה) לגדול. Page 39/85

Lecture 3: VT decreases by as much as -3mV/°C Page 47/85 subthreshold leakage rises exponentially with temperature Page 46/85 mobility decreases Page 47/85 Diode Leakage JS doubles for every 9°C page 50/85

אני חושב שיש פה טעות, במצגות של תימור יש בסוף רשימה של secondary effects, שם מופיע hot carriers, וsurface scattering אבל לא punchthrough. כן DLL פותר את punchthrough אבל שאלו פה על secondary effects

Lecture 3 Problem: Serial Resistance Solution: Salicide Page 59/85 Problem: Hot Carrier Effects Solution: Lightly Doped Drains (LDD Page 60/85 Problem: Mobility Degradation (Surface Scattering) Solution: » Strained Silicon » Miller Index » Different Materials Page 56/85 Problem :Punchthrough Currents Solution: » Halo Implants » LDD » Retrograde Doping » SOI Page 69/85 Problem: Latch Up Solution: » Body Taps. » SOI- Silicon on Insulator 71/85

כדי לשפר הספק ממוצע כחלק מscaling לכל הטרנזיסטור - זה לא נכון

תוקן

לפי תימור נראה לי שהtpd משתפר

הtpd משתפר אבל לא נראלי שזה חלק מהSCALING

tox קטן גורר Cox גדל (לפי הנוסחה פה למטה) Cox גדל גורר Vt גדל (Lecture3: Page 26/85) Vt גדל גורר זרם זליגה קטן (Lecture3: Page 40/85) תופעת rolloff מקטינה את Vt אך מנגד Vt גדל מסיבות אחרות Lecture 4:Technology Scaling Page 22/31 tox קטן >> Coxגדל >> Cgגדל >> tpd גדל/Pav גדל/PD גדל Cox=e ox / tox Cg = Cox*L*W tpd=Ron*Cg Pav = f*Cg*Vdd^2 PD=Pav/A

מההרצאה: This is known as IR Drop. This causes both noise, as well as lower speed and noise margins. לדעתי זמנים נמוכים יותר זה לא נכון. אם כבר זמנים ארוכים יותר בגלל lower speed

קיבלתי. שונה

Lecture 6:Memory Design Page 37+39/99 בHOLD יש לנו מלחמה בין טרנזיסטור קטן שמושך למעלה לבין טרנזיסטור גדול שמושך למטה לכן במקום נחש סימטרי שיש באינוורטר רגיל הגרף יצנח מוקדם יותר ולאחר שרשור של שני הטרנזיסטורים נקבל את הגרף הנזכר בעמוד הנל . בREAD מכניסים משני הצדדים vdd, במצב הזה יש שני טרנזיסטורים בינוני וקטן שמושכים למעלה וטרנזיסטור גדול שמושך למטה. הטרנזיסטור הבינוני במצב READ תמיד פתוח ובעצם מונע מ PDN להביא את הVout להיות אפס חזק.

למה diode leakage לא נכון? לדעתי הזרם הזה אמור להיות קטן יותר בגלל שהמצע הוא מבודד

אני חושב שגם הGIDL לא אמור להיות נכון

לגבי הזרם זליגה של הדיודה, זרם זליגה אחורי (מהסיכום של אדי) מתקיים בכל שטח הפנים של הדיודת PN והרי בכך ששמנו SOI אנו מקטינים משמעותית את שטח הפנים של הצומת הזו, ולכן לפי דעתי SOI באמת מקטין מאוד גם את הdiode leakage.

אני חושב ש-GIDL אמור להיות נכון, ה-SOI חוסם מעבר זרם לגוף על ידי האוקסיד, ןה-GIDL יוצר זרם בין האוקסיד לגוף ולכן ה-SOI מונע את ה-GIDL

מה שרשמתי למעלה לא נכון, נצאתי מאמר שאומר ש-SOI מגדיל GIDL

2019 סימסטר ב: טימור כתב במודל שלא קיימת תופעת diode leakage בכלל ב SOI כי אין דיודות. אז נראלי שזה אומר ש SOI מונע diode leakage, לכן זו צריכה להיות תשובה שמסמנים

Lecture 3 Page 64/85 SOI solves : DIBL/ROLL OFF Body Effect Punchthrough Latch up subthrhold leakage (page61 diode leakage (page 50

גודל הdie לא מקיים את חוק מור

מה בנוגע לעומק הדיפוזיות ומחיר הdie? לפי הקובץ שחזורים נראה שגם הם לא מקיימים את חוק מור.

יש שאלה כזו שבה רוחב התעלה לא מקיים את מור

מחיר DIE כן מקיים חוק מור לפי הקובץ שאלות תשובות של רוברט שיש בפייסבוק (טרנזיסטור בודד נהיה זול יותר לכן אפשר למכור אותו DIE בזול יותר/ לדחוף יותר טרנזיסטורים לאותו גודל DIE)

שאלתי את רוברט, מחיר הdie בוודאות מקיים את חוק מור

ג מוכל בד'.....

Lecture 4:Technology Scaling Page:22/31